ADSP-21065L SHARC用户手册

描述:ADSP-21065L SHARC是一款高性能的32位数字信号处理器，适用于通信、数字音频和工业仪器应用。它具有高性能的180 MFLOPS核心，双端口的片上SRAM和集成的I/O外设，由专用的I/O处理器支持。处理器具有片上指令缓存，可以在一个周期内执行每条指令。ADSP-21065L与SHARC系列的其他成员兼容。它采用了四个独立的总线，用于双数据、指令和I/O，并通过交叉开关内存连接实现ADSP-21065L的超级哈佛架构。ADSP-21065L提供以下功能：32位IEEE浮点运算单元（乘法器、ALU和移位器），支持180 MFLOPS或180个32位定点MOPS；数据寄存器文件；数据地址生成器（DAG1、DAG2）；带有指令缓存的程序顺序器；544 Kbit的用户可配置的双端口SRAM；外部端口，用于与SDRAM和其他片外存储器和外设无缝连接；主机端口和多处理器接口；DMA控制器，支持十个DMA通道；具有两个接收器和两个发送器的串行端口，支持TDM和I2S；两个可编程定时器和十二个可编程的通用I/O端口；JTAG测试访问端口。

描述:ADSP-21065L SHARC用户手册,说明书之家,说明书,指南,手册,用户指南,使用说明,操作说明,说明书下载,说明书大全

文件大小:0 KB

文件校验:2B708BF03283B3D66F48F47BC246062F

desc:ADSP-21065L SHARC是一款高性能的32位数字信号处理器，适用于通信、数字音频和工业仪器应用。它具有高性能的180 MFLOPS核心，双端口的片上SRAM和集成的I/O外设，由专用的I/O处理器支持。处理器具有片上指令缓存，可以在一个周期内执行每条指令。ADSP-21065L与SHARC系列的其他成员兼容。它采用了四个独立的总线，用于双数据、指令和I/O，并通过交叉开关内存连接实现ADSP-21065L的超级哈佛架构。ADSP-21065L提供以下功能：32位IEEE浮点运算单元（乘法器、ALU和移位器），支持180 MFLOPS或180个32位定点MOPS；数据寄存器文件；数据地址生成器（DAG1、DAG2）；带有指令缓存的程序顺序器；544 Kbit的用户可配置的双端口SRAM；外部端口，用于与SDRAM和其他片外存储器和外设无缝连接；主机端口和多处理器接口；DMA控制器，支持十个DMA通道；具有两个接收器和两个发送器的串行端口，支持TDM和I2S；两个可编程定时器和十二个可编程的通用I/O端口；JTAG测试访问端口。